三星在 FMS 2026 展示超过 400 层的 V10 Bonding V-NAND 原型，并首次公开 zHBM 与 zNAND-O 概念，宣称这些方案可为 AI 基础设施带来更高带宽、能效和存储密度，但均仍处于原型或概念阶段，量产时间表未定。
三星电子在美国圣克拉拉举行的 Future of Memory and Storage（FMS）2026 上，展示了超过 400 层的 V10 Bonding V-NAND（BV-NAND）原型，并首次公开 zHBM 与 zNAND-O 的概念模型。三星在官方新闻稿中表示，这些新方案旨在提高 AI 基础设施所需的带宽、能效和存储密度；Reuters则报道，三星选择在这场行业会议上披露新一代 AI 存储技术，意在强化其在全球存储芯片市场的领先地位。
400层V-NAND：密度更高，但仍处于原型阶段
按照三星的说法，V10 BV-NAND 采用新的 wafer-bonding 架构，层数超过 400 层，存储密度较上一代 V9 NAND 提升约 58%，同时改善读写和输入/输出性能。三星强调，这仍是原型与技术展示，并不是已经量产的商用产品。
这类展示的意义不只在于层数本身。对 NAND 厂商来说，AI 时代的竞争重点已经从“能否做出来”转向“能否在更高密度、更低功耗和更快传输之间同时达标”。三星把 V10 BV-NAND 放在 FMS 现场推出，等于把 NAND 从传统消费电子存储，重新定位到 AI 数据中心与大容量推理场景的底层组件。
zHBM 想解决的是“距离”问题
比起 V-NAND，更受关注的是三星提出的 zHBM 概念。与传统 HBM 放在 AI 处理器旁边不同，zHBM 设想把内存垂直堆叠在 AI 加速器上方，以缩短数据在处理器和内存之间的物理距离。
三星称，下一代接口系统若采用 zHBM，性能有望达到 HBM5 的约 8 倍，内存密度可超过 HBM5 的 10 倍，能效提高约 3 倍，热阻则可下降一半以上。三星同时展示了面向边缘 AI 的 zNAND-O 概念，强调其在低延迟和高 I/O 场景下的适用性。
这也解释了为什么这场发布会被市场看得很重。AI 模型越来越大，推理场景也在迅速膨胀，存储、带宽和散热不再只是配角，而是决定系统能否扩张的关键约束。AIFlux 早前在SK海力士登陆纳斯达克，AI存储链核心资产再获定价一文中提到，HBM 已被市场重新视作 AI 基础设施链条中的核心定价环节；而OpenAI 与博通共推 Jalapeño 芯片和OpenAI Stargate：构建智能时代算力基座也显示，定制加速器和大规模数据中心建设正在把需求继续推向存储与封装层面。
仍是技术路线图，量产时间表未明
三星在这次展示中还把 HBM4E、HBM5、LPDDR5X-PIM 以及 PM1763、BM1773 等企业级存储产品一并纳入其 AI 存储路线图。公司今年 5 月曾宣布，已开始向全球客户提供 HBM4E 样品（Samsung Electronics Begins Shipment of Industry-First HBM4E Samples），说明它正在把 DRAM、HBM、NAND 与企业存储放在同一条面向 AI 的产品线上推进。
不过，三星这次公布的 zHBM 和 zNAND-O 仍属于概念模型，V10 BV-NAND 也还是原型。三星并未在这场发布会上公布明确的量产时间表。对外界来说，接下来的关键不在于这些架构能否“讲得通”，而在于它们能否真正进入客户测试、良率爬坡和大规模出货阶段。