英伟达在 2026 年 9 月扩展开源 CUDA-Q 平台，推出面向容错量子计算的 CUDA-Q Logical，并将 Sandia 的 QUOPS 基准纳入生态，旨在把量子算法、纠错码、硬件架构与实时控制纳入统一可验证的编译与资源估算流程。这一工具已在多家合作机构的早期案例中展示潜在加速与不同资源估算，且强调结果需通过后续独立验证。
英伟达于 2026 年 9 月 14 日宣布扩展开源 CUDA-Q 平台，推出 CUDA-Q Logical。这一编排与编译层面向容错量子计算，试图把量子算法、量子纠错码、硬件架构、解码器以及实时经典控制等环节放进同一套可编程、可验证的工作流中。
英伟达在新闻室公告中表示，CUDA-Q Logical 已通过 GitHub 提供，Sandia National Laboratories 开发的 QUOPS 基准参考实现也被纳入 CUDA-Q 生态。不过，公告中的效率和资源数字主要来自英伟达及合作方披露，仍应与后续论文、独立复现实验区分开来。
从物理量子比特走向逻辑量子比特
量子计算机要处理更大规模、也更接近实际应用的问题，通常需要从容易受噪声影响的物理量子比特，构造出能够借助纠错机制运行的逻辑量子比特。药物发现、金融建模和材料研究等应用，往往需要长时间运行、规模更大的量子电路，这使得错误控制和资源估算成为系统设计的核心问题。
但容错量子系统并不是单一硬件的升级。研究人员改变一种纠错码、调整硬件连接方式，或更换解码器和执行模型，都可能改变所需的物理量子比特数量、运行时间和控制资源。过去，这些环节常由不同工具分别处理，再通过人工方式拼接，资源估算和编译结果之间也可能缺少清晰的对应关系。
英伟达提交的CUDA-Q Logical 研究论文称，该系统会把与硬件无关的逻辑程序逐步降低为逻辑虚拟机、量子纠错微代码、物理门调度以及实时控制计划。论文强调，各层在转换过程中保留语义和来源信息，并直接从编译产物推导资源估算，以便比较不同架构、追踪成本来源并验证约束是否满足。
这意味着 CUDA-Q Logical 的重点并不只是模拟某一台量子处理器，而是让研究人员在更换算法、纠错方案或硬件假设时，能够重复运行设计流程，并观察这些选择如何改变最终系统的资源需求。
合作方披露的两个早期结果
费米国家加速器实验室表示，其研究人员使用 CUDA-Q Logical 比较不同纠错方案和硬件配置，并把原本复杂的容错系统设计转换为可重复的计算流程。英伟达称，这项早期工作把通常约需五个月的容错架构开发流程缩短到三周，约为七倍加速。
这个数字应被理解为特定合作项目中的开发周期变化，而不是所有量子研究工作都能获得同样的加速。费米实验室首席技术官 Anna Grassellino 也将重点放在算法、纠错、架构和硬件的协同设计上，而非单独优化某一项指标。
另一个结果来自 Iceberg Quantum。英伟达称，该公司使用 CUDA-Q Logical 对 Diraq 的硅量子比特架构进行建模，早期估算显示，构造 1,000 个逻辑量子比特可能需要约 150,000 个物理量子比特，约为 Diraq 此前估算的十分之一。这个数字依赖于特定的芯片架构、纠错假设和建模方法，不能直接视为整个行业的通用物理量子比特需求。
QUOPS试图改变量子计算的比较方式
英伟达同时宣布将 Sandia 国家实验室开发的 QUOPS 纳入 CUDA-Q。QUOPS 的全称为 Quantum Universal Operation Performance System，其目标是用跨平台、与硬件类型无关的方式，衡量量子系统距离能够执行有实际意义的计算还有多远。
量子计算领域长期以来经常使用物理量子比特数量、保真度和相干时间等指标描述进展。但这些指标并不一定能说明系统可以多大规模、以多快速度成功执行与科学应用相关的量子电路。Sandia 团队在QUOPS 预印本中提出，基准应同时考虑设备能够成功执行的、与计算任务相关的电路规模，以及执行这些电路的速度。
该预印本于 9 月 10 日提交，报告了对 Google、IBM 和 Quantinuum 处理器的初步跨平台测量，并以一组面向量子实用性的挑战问题估算系统能力。论文还指出，从当前硬件能力到部分公认的有用量子计算任务之间，仍存在约五个数量级的增长需求，因此容错架构仍是重要方向。
QUOPS 的意义在于把“量子比特数量增加了多少”转化为“系统能否可靠执行多大规模的相关计算”。但它目前仍处于早期阶段，预印本中的实验结果和未来硬件之间的可比性，还需要更多设备、任务类型和独立团队验证。
开源平台能否成为共同的设计接口
CUDA-Q 本身是一个支持量子处理器、GPU 和 CPU 协同工作的开源平台。英伟达此次把 CUDA-Q Logical、QUOPS 以及其他量子软件和 GPU 加速工具放在同一个生态中，反映出其对量子—经典混合计算路线的持续押注。平台的潜在价值不仅在于帮助某一家硬件公司优化编译，也在于让不同量子比特技术能够用较接近的方式进行系统级比较。
不过，开源代码和统一接口并不会自动解决容错量子计算的物理难题。逻辑量子比特的实际开销取决于物理器件质量、纠错码、测量和反馈延迟、解码器性能以及控制系统的可靠性。CUDA-Q Logical 可以把这些假设显式写进编译和资源分析流程，但它给出的仍是模型和实验条件下的结果，而不是已经部署的通用容错量子机。
因此，这次发布更像是量子计算产业从“单项硬件指标竞争”转向“软硬件协同设计和应用级评估”的一步。接下来需要观察的是，CUDA-Q Logical 的资源估算能否在更多量子架构上被独立复现，QUOPS 是否会成为供应商和用户普遍接受的比较标准，以及这些工具能否把研究阶段的系统建模推进到真实容错设备的工程验证。
对于希望了解量子实验自动化背景的读者，AIFlux此前关于GPT-5.6 Sol参与量子计算实验校准的报道，提供了另一种观察角度：人工智能可以帮助自动执行和分析部分实验流程，但在噪声、异常结果和科学判断面前，验证责任仍由研究人员承担。
来源： 英伟达新闻室公告；CUDA-Q Logical 论文；NVIDIA CUDA-Q GitHub 仓库；Sandia QUOPS 参考实现；QUOPS 预印本。